<
电子设计自动化（EDA）的实现是与CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是80年代中后期出现的，其特点是具有用户可编程的特性。利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。
电路设计工程师设计一个电路首先要确定线路，然后进行软件模拟及优化，以确认所设计电路的功能及性能。然而随着电路规模的不断增大，工作频率的不断提高，将会给电路引入许多分布参数的影响，而这些影响用软件模拟的方法较难反映出来，所以有必要做硬件仿真。
FPGA/CPLD就可以实现硬件仿真以做成模型机。将软件模拟后的线路经一定处理后下载到FPGA/CPLD，就可容易地得到一个模型机，从该模型机，设计者就能直观地测试其逻辑功能及性能指标。
由西安达泰公司设计的智能电子自动化实验系统Smart EDA Lab V4.0，充分利用PLD 技术，使电子设计实现自动化，使用方便、快捷，适合于电子工程师开发设计新产品，大、中、专院校师生进行电子电路实验，ASIC设计验证，FPGA/CPLD教学等。
Smart EDA Lab V4.0 的硬件资源：8个逻辑指示发光条，4个按键开关，6个七段数码管，555电路产生约1KHz的方波信号可作为时钟输入，晶振电路产生8MHz方波信号可作为高频时钟，PLCC84 PLCC68 PLCC44 CPLD/FPGA仿真PGA插座，DIP40单片机实验插座，各种规格的模拟集成电路插座，PC机并口（LPT1）、串口（COM1）、ESIA总线插座接口，CPLD/FPGA编程插座，300平方毫米模拟电路及自由实验区。
Smart EDA Lab V4.0 的主要特点：①继承了V3.0的所有特点；②可以进行所有数字电路实验、数模混和仿真、单片机实验、计算机接口实验、ESIA总线板卡实验；③系统板上提供高、低频的信号源和按键开关；④利用配套并口逻辑分析仪软件可以同时观察5路逻辑信号；⑤可以完成ALTERA、XINLINX、LATTICE等各家公司CPLD/FPGA芯片的在线编程。
美国Altera公司生产的CPLD(复杂可编程逻辑器件)以其操作灵活、使用方便、开发迅速、投资风险低等特点,成为硬件电路优化设计的首选产品。Altera 的 MAX PLUSII可编程逻辑开发软件,提供了一种与工作平台、器件结构无关的设计环境,用户无需十分精通CPLD内部的复杂结构（视为黑匣子），只要从集成软件包的元件库中调入原理图（元件库包含几乎所有74系列的集成电路，近300个预制宏逻辑元件），它使Altera通用PLD系列设计者能方便地进行设计输入-文本、图形和波形等设计输入方法任意组合,建立起有层次的单器件或多器件设计，并支持多种标准 CAD 设计输入，也可用硬件语言AHDL/VHDL来描述复杂的设计;快速设计处理--MAX PLUSII编译、设计规则检查、逻辑综合与试配多器件划分,自动错误定位；校验与编程--有定时仿真、功能仿真、多器件仿真、定时分析和器件编程(有万用编程器或在线编程二种方式),还支持标准CAE设计校验;从以上 Altera 集成软件包(含有300多个74LS集成电路供调用)对芯片的编程、编译、仿真操作的强大功能看,相信您一定会采用Altera公司的 CPLD 可编程逻辑器件应用到你的设计中去,使自己尽快成为一名数字集成电路设计专家。
Altera第二代产品以多阵列矩阵(MAX)结构为基础,高性能CMOS EEPROM 可电擦除 。 MAX 7000系列器件,逻辑密度600-5000个可用门 ,36-164个用户I/O引脚,组合传播延时快至7.5ns,16位计数器的频率为125MHz,可编程节能方式,每个宏单元的功率减少可达50％,有44到208个引脚;高集成度具有丰富寄存器的现场在线可编程的逻辑器件系列FLEX 8000(灵活逻辑单元矩阵),第三代更先进的EPLD MAX 9000(可擦除可编程逻辑器件)系列器件,更高密度达13万门的 EPF10K130V PLD。
|
|
